綜合實(shí)驗(yàn)（時(shí)序電路）實(shí)驗(yàn)報(bào)告
- 文件介紹：
- 該文件為 rar 格式，下載需要 1 積分
-
- 綜合實(shí)驗(yàn)（時(shí)序電路）實(shí)驗(yàn)報(bào)告
一、實(shí)驗(yàn)?zāi)康模?br />
1、掌握數(shù)字鐘的設(shè)計(jì)方法；
2、熟悉集成電路的使用方法。
二、實(shí)驗(yàn)要求：
1、設(shè)計(jì)一個(gè)有“時(shí)”“分”“秒”的時(shí)鐘電路
2、 用中小規(guī)模集成電路組成電子鐘；
3、畫出框圖和邏輯電路圖，寫出設(shè)計(jì)報(bào)告；
三、實(shí)驗(yàn)方式：
1．分秒功能的實(shí)現(xiàn)：用兩片74290組成60進(jìn)制遞增計(jì)數(shù)器
2.時(shí)功能的實(shí)現(xiàn)：用兩片74290組成24進(jìn)制遞增計(jì)數(shù)器
四、方案的設(shè)計(jì)：
1、秒、分、時(shí)分別為60、60和24進(jìn)制計(jì)數(shù)器。用兩片74LS290做一個(gè)二十四進(jìn)制, 輸入計(jì)數(shù)脈沖CP加在CLKA’端，把QA與與CPLB’從外部連接起來，電路將對(duì)CP按照8421BCD碼進(jìn)行異步加法計(jì)數(shù)。通過反饋端，控制清零端清零，其中個(gè)位接成二進(jìn)制形式，十位接成四進(jìn)制形式。其電路圖如下,
2.將兩個(gè)六十進(jìn)制的加法計(jì)數(shù)器和一個(gè)二十四進(jìn)制的加法計(jì)數(shù)器進(jìn)行級(jí)聯(lián)：將秒的十位進(jìn)位脈沖接到分的個(gè)位輸入脈沖，將分的十位進(jìn)位脈沖接到時(shí)的個(gè)位輸入脈沖，這樣就可以組成最基本的電路。...
熱門關(guān)鍵詞： 
